那天 CPK 報告出來，全場沉默了三秒
還記得前陣子，我們一個新產品導入先進封裝，產線跑了兩週，結果良率一直卡在一個不上不下的尷尬數字。開會的時候，RD、PE、PM 大家臉色都不太好看。當品質部門把 CPK 報告秀出來時，螢幕上赫然出現一個 1.08 的數字，全場頓時陷入三秒的沉默。說實話，大家心裡都清楚，這數字根本不能出貨，但問題到底出在哪？那時候，我才真的意識到，先進封裝的品質挑戰，根本就是另一個層級的遊戲。
問題出在哪
說穿了，先進封裝最頭痛的地方，就是把一堆原本獨立運作、品質都算「好」的元件，硬是「黏」在一起。以前我們一片晶圓切下來，一顆晶粒就是一顆，頂多就是測試壞了就丟。現在呢？想像一下你玩樂高，以前你只組一個積木，現在你要把十個不同形狀的積木，用奈米級的膠水黏得天衣無縫，而且還不能有半點歪斜或氣泡。這中間的介面變多、材料異質性高，任何一個環節出包，整顆 IC 就報銷了。
所以重點是，先進封裝的品質挑戰，不再是單一製程的良率問題，而是「系統性」的整合問題。你不能只看每個獨立步驟的 CPK，而是要看它們「組合起來」後的表現。
實際上怎麼做
坦白講，我們後來花了很多力氣在「介面」上。以前我們檢查 Wafer 的 DPMO（Defects Per Million Opportunities），可能看到 6210 ppm，覺得還能接受。但先進封裝裡，你一個堆疊有三層晶片，每一層的介面都可能產生缺陷。假設每一層的介面缺陷率都是 6210 ppm，那三層堆疊起來，光是介面造成的缺陷就不是簡單的疊加。這時候，我們會把每個介面當成一個獨立的「機會點」去計算，甚至會引入更嚴格的 PPM 規範，例如從原來的 6210 ppm 降到 300 ppm 以下，否則疊上去就是災難。
換句話說，你需要從「材料相容性」、「製程參數穩定度」和「檢測能力」三個面向去下手。
- 材料相容性： 確定不同材料間的熱膨脹係數、機械強度等差異不會在製程中或長期使用下產生應力。
- 製程參數穩定度： 像固晶（Die Attach）的膠水厚度、烘烤曲線，或是在 RDL（Redistribution Layer）製程中，線寬線距的均勻性，都要拉到極高的穩定度。
- 檢測能力： 你要能抓到那些以前根本看不到的微小缺陷，像 X-ray、SAAM（Scanning Acoustic Microscopy）這種非破壞性檢測，變得超級重要。
最常見的坑
我們那次 CPK 1.08 的案例，最常見的坑就是「眼不見為淨」。一開始，我們只專注於每個單一製程的良率，覺得各個環節都沒問題。結果，當晶片堆疊起來做完封裝，進行最終測試時，大量的開路、短路、甚至可靠度測試沒過。後來才發現，是某個介面上的微小氣泡，單獨看根本不會被檢測出來，但經過後續製程的高溫高壓，氣泡膨脹或破裂，就導致了失效。這就像你檢查每一塊樂高積木都是完美的，但組合起來後，才發現因為接口設計不良，導致整個結構搖搖欲墜。
所以，真的不要以為單一製製程的良率高就沒事，先進封裝的魔鬼，都藏在介面裡。
今天能做的一件事
把所有介面缺陷，從「可接受」變成「零容忍」。